中文字幕成人在线,久久久久久久久淑女av国产精品,中文字幕一区二区三区又粗,国产精品多久久久久久情趣酒店,国产999精品久久久久久麻豆,天天躁日日躁狠狠躁性色av王爷,综合五月网

職位描述：
1、熟悉verilog語言并讀懂代碼；
2、負責從netlist到tapout的數字后端物理實現；
3、完成芯片的整體規劃，包括布局，電源地網絡、關鍵模塊擺放、可靠性設計規劃；
4、完成芯片的整體數字后端設計，包括時序收斂、功耗收斂、SI收斂、ANT收斂、可靠性
設計、數據整合、版圖物理驗證、數據流片交互；
5、協助電路工程師進行相關約束和功能確認；
6、后端常用庫文件進行檢查和轉換，包括比如:lib、spice、lef、def、gds、cdl。
任職要求：
1、微電子、電子工程等相關專業本科或本科以上學歷；
2、二年以上數字后端物理實現工作經驗，有成功流片經驗優先；
3、熟悉Synopsys/Cadence/Calibre后端設計流程和TimingSign-off流程；
4、精通時序分析，精通常見約束，熟悉功耗分析和物理驗證流程；
5、熟悉tcl,perl，csh等常用處理語言中的一種或多種；
6、熟悉CMOS工藝流程，了解ESD保護和LATCHUP防護機理；
7、具有28nm/16nm、14nm設計經驗者優先考慮；
8、有良好的英語讀寫能力，工作態度積極主動，有良好的團隊合作精神，細心，耐心。

職位類別： 電路/版圖/布線設計

舉報